Créée le, 19/06/2015

 Mise à jour le, 02/09/2016

Visiteurs N°  




Accueil
Nouveau Blog Nouveautés Moteur de Recherche Votre Caddie Pour Vos Achats Votre Espace Membre Vos Signets et Vos Jeux Préférés Page de Bienvenue Statique Site en Français Site en Anglais
Sommaires
Électronique Fondamentale Technologie Fondamentale Testez vos Connaissances Électronique Théorique Digitale Électronique Pratique Digitale Lexique Électronique Numérique Data book TTL Data book CMOS Dépannage TVC Mathématique
Micro-ordinateurs
Théorique des Micro-ordinateurs Testez vos Connaissances Pratique des Micro-ordinateurs Glossaires sur les Ordinateurs
Physique
La lumière Champ d'action Rayonnement Électromagnétique
Technologies
Classification des Résistances Identification des Résistances Classification des Condensateurs Identification des Condensateurs
Formulaires Mathématiques
Géométrie Physique 1. - Électronique 1. 2. - Électronique 1. 3. - Électrotechnique 1. 4. - Électromagnétisme
Accès à tous nos Produits
E. T. F. - Tome I - 257 Pages E. T. F. - Tome II - 451 Pages E. T. F. - Tome III - 611 Pages E. T. D. - Tome I - 610 Pages N. B. M. - Tome I - 201 Pages E. T. M. - Tome I - 554 Pages Business à Domicile Ouvrages 34 pages gratuits Nos E-books Logiciel Géométrie Logiciel Composants Électroniques
Aperçu de tous nos Produits
E. T. F. - Tome I - 257 Pages E. T. F. - Tome II - 451 Pages E. T. F. - Tome III - 611 Pages E. T. D. - Tome I - 610 Pages E. T. M. - Tome I - 554 Pages Logiciel Géométrie Logiciel Composants Électroniques
Nos Leçons aux Formats PDF
Électronique Fondamentale Technologie Fondamentale Électronique Théorique Digitale Électronique Pratique Digitale Théorique des Micro-ordinateurs Mathématiques
Informatique
Dépannage Win98 et WinXP et autres Dépannage PC Glossaire HTML et Programmes JavaScript (en cours de travaux) PHP et Programmes Création de plusieurs Sites
Forums
Nouveau Forum Électronique Forum Électronique et Infos Forum Électronique et Poésie
Divers et autres
Formulaire des pages perso News XML Statistiques CountUs Éditeur JavaScript Nos Partenaires avec nos Liens Utiles Gestionnaire de Partenariat Nos Partenaires MyCircle Sondages 1er Livre d'Or 2ème Livre d'Or 3ème livre d'Or Déposez vos Annonces Annuaire Sites Agenda des Événements Album Photos

Signets : 
  Les bascules à transistors        Bascule bistable réalisée avec des portes NAND      Bascule R.S.C.
  Bascule de type «D» ou «LATCH»    Bas de page  


Bascules Bistables - Bascules à Transistors - Bascule R.S.C. - Bascule de Type D :


3. - LES BASCULES BISTABLES


3. 1. - DIFFÉRENTS TYPES DE BASCULES BISTABLES

Ce sont des circuits dont les sorties possèdent deux états stables 1 ou 0. Ils ont la propriété de conserver ces états stables après la disparition du ou des niveaux logiques qui ont donné naissance à ces états stables. Ces circuits sont considérés comme des éléments de mémoire capables d'emmagasiner et de fournir une unité d'information, c'est-à-dire un bit.

La bascule R-S ou «FLIP-FLOP» est le type le plus simple de ces nouveaux circuits. Il existe deux types de «FLIP-FLOP», les «FLIP-FLOP R-S» et les «FLIP-FLOP à horloge».

Dans cette théorie, nous examinerons les bascules asynchrones, c'est-à-dire la bascule R-S et ses dérivées, ainsi que les bascules D commandées par un niveau logique. Les bascules D commandées par une horloge et les bascules J-K sont des circuits synchrones et seront examinées dans la théorie 5.

3. 2. - LES BASCULES COUPLÉES CROISÉES

3. 2. 1. - BASCULE COUPLÉE CROISÉE R-S RÉALISÉE AVEC DES PORTES NOR

a)  Fonctionnement

Il s'agit de la bascule examinée précédemment. Son schéma est indiqué à la figure 35.


 FLIP_FLOP_R_S.gif


On appelle généralement les sorties d'une bascule, Q et Q_barre.gif ; nous adopterons toutefois la notation Q_barre_etoile.gif  ;  En effet, Q_barre.gif n'est pas toujours le complément de Q.

La bascule est dite SET lorsque Q = 1 et Q_barre_etoile.gif = 0, elle est dite RESET lorsque Q = 0 et Q_barre_etoile.gif = 1.

Les entrées R (Reset) et S (Set) sont actives au niveau logique H.

Reprenons l'examen de cette bascule en montrant son fonctionnement au moyen d'un tableau présentant tous les cas successifs que l'on peut rencontrer.

Ce tableau est présenté à la figure 36.


Etats_logiques_d_une_bascule_R_S.gif


La figure 36 permet de suivre l'évolution du circuit à partir de la mise sous tension.

Les états des entrées sont indiqués pour chaque cas ainsi que les états correspondants des sorties.

Nous voyons qu'il existe dans cette bascule une entrée R et une entrée S.

Dans le premier cas, seul l'état d'une des deux entrées des portes NOR est connu (niveau L). On ne peut donc pas dire quel est l'état des sorties, en effet, celui-ci dépend de l'état de la deuxième entrée du NOR.

Dans le second cas, on applique un niveau H sur l'entrée R, ce qui a pour effet de forcer le premier NOR à 0. Ce 0 ramené sur l'entrée supérieure du second NOR force la sortie de celui-ci à 1. Cette sortie étant ramenée sur l'entrée inférieure du premier NOR vient confirmer le forçage de celui-ci à 0.

On aboutit ainsi au premier état stable de la bascule (RESET).

Dans le troisième cas, R est revenu à 0, on constate que compte tenu de l'état antérieur, la bascule est maintenue RESET, le premier NOR étant forcé à 0 par son entrée inférieure. La sortie du second NOR est alors maintenue à 1 car ses deux entrées sont à l'état 0. On a mémorisé l'effet provoqué par R = 1 dans le deuxième cas.

Dans le quatrième cas, S passe à 1 et vient forcer le second NOR à 0. Par le même processus dû au rétro-couplage des NOR, on aboutit ainsi à la mise à 1 de la bascule ou SET (deuxième état stable).

Dans le cinquième cas, S est revenu à 0, on constate le maintien de la bascule à 1.

Dans le sixième cas, R et S sont à 1 simultanément et les deux portes NOR sont forcées à 0.

b)  Table de vérité

Nous pouvons résumer ce fonctionnement sous la forme d'une table de vérité. Nous appellerons Qn l'état de la sortie Q à l'instant n et Qn - 1 l'état de la sortie Q à l'instant n - 1, c'est-à-dire à l'instant ayant précédé le changement d'état des entrées.

De manière analogue, nous prendrons les notations Q_barre_etoile.gifn et Q_barre_etoile.gifn - 1.

Cette table de vérité est représentée à la figure 37.

Table_de_verite_de_la_bascule_R_S.gif



HAUT DE PAGE 3. 2. 2. - LES BASCULES A TRANSISTORS

 a)  Rappels sur les transistors

La figure 38 rappelle le fonctionnement du transistor NPN en commutation tel que vous l'avez vu dans la technologie 1. (Sommaire technologie digitale et fondamentale).

Fonctionnement_d_un_transistor_NPN_en_commutation.gif

b)  Les bascules R_barre_et_S_barre.gif à transistors

Dans sa forme la plus simple à composants discrets, le circuit FLIP-FLOP est constitué comme le montre la figure 39.

Analysons le fonctionnement de ce circuit :

FLIP_FLOP_R_barre_S_barre_a_transistors.gif

Lorsque l'on applique 0 volt sur l'entrée R_barre.gif (S_barre.gif est à 5 volts), la diode D1 est traversée par un courant ID1 (figure 39) et il apparaît une tension VD1 très faible à ses bornes.

Le transistor TR1 est alors bloqué (base insuffisamment positive pour qu'il conduise). TR1 étant bloqué, aucun courant ne le traverse et Q_barre_etoile.gif monte à environ 5 volts.

Cette tension est alors renvoyée à travers R2 sur la base de TR2 qui se sature (courant Ib2). Q tombe alors à pratiquement 0 volt. Cette tension ramenée à travers R4 sur la base de TR1 vient maintenir le blocage de celui-ci, et ce même si l'entrée R_barre.gif repasse à 5 volts.

Nous obtenons un premier état stable : TR1 est bloqué, TR2 est saturé. Ainsi, la sortie Q_barre_etoile.gif passe à 5 volts (niveau H) et la sortie Q passe à 0 volt (niveau L). L'application d'un «0» sur l'entrée R_barre.gif entraîne donc Q = 0 et Q_barre_etoile.gif = 1. C'est l'état RESET de la bascule.

Si maintenant l'entrée S_barre.gif passe à 0 volt et que R_barre.gif est à 5 volts (figure 40), de la même façon TR2 se bloque (0 volt sur sa base) et la sortie Q passe à 5 volts (niveau H). Le transistor TR1 se sature, donc la sortie Q_barre_etoile.gif passe au niveau L.

FLIP_FLOP_R_barre_S_barre_a_transistors1.gif

C'est le second état stable de la bascule. TR2 est bloqué et TR1 est saturé.

Donc S_barre.gif = 0 entraîne Q = 1 et Q_barre_etoile.gif = 0. C'est l'état SET de la bascule.

Lorsque, comme représenté à la figure 41, R_barre.gif = 0 V et S_barre.gif = 0 V, TR1 et TR2 se bloquent car leur base est maintenue à environ 0 Volt (Q = Q_barre_etoile.gif = 5 volts soit le niveau «H»).

Le sens des courants dans les diodes sont indiqués par les flèches bleue et rouge sur la figure 41. R_barre.gif = S_barre.gif = 0 entraîne Q = 1 et Q_barre_etoile.gif = 1.

FLIP_FLOP_R_barre_S_barre_a_transistors2.gif

Lorsque les deux entrées R_barre.gif et S_barre.gif sont à l'état 1, les deux diodes D1 et D2 sont bloquées et les deux entrées R_barre.gif et S_barre.gif n'ont pas d'influence sur le montage.

Les transistors restent dans l'état où ils se trouvaient précédemment. Ce sont donc les états antérieurs Qn - 1 et Q_barre_etoile.gifn - 1 qui sont observés sur Q et Q_barre_etoile.gif.

On peut dire que la position R_barre.gif = S_barre.gif = 1 est la position mémoire du montage.

Tout ceci peut se résumer dans la table de vérité de la figure 42, les états des sorties à l'instant n étant notés Qn et Q_barre_etoile.gifn et les états à l'instant antérieur n - 1 notés Qn - 1 et Q_barre_etoile.gifn - 1.

Table_de_verite_de_la_bascule_R_S_complementation.gif

HAUT DE PAGE 3. 2. 3. - BASCULE COUPLÉE CROISÉE BISTABLE RÉALISÉE AVEC DES PORTES NAND

a)  Description

La figure 43-a représente le schéma d'une bascule R_barre_et_S_barre.gif à portes NAND et la figure 43-b le symbole d'une bascule R_barre_et_S_barre.gif.

Bascule_bistable_realisee_a_portes_NAND.gif

b)  Table de vérité

La table de vérité de cette bascule est représenté à la figure 44.

Table_de_verite_de_la_bascule_R_S_complementation_a_NAND.gif

Elle est bien sûr identique à celle décrite pour la bascule à éléments discrets et vue au chapitre précédent.

c)  Fonctionnement

La figure 45 montre le fonctionnement d'un tel FLIP-FLOP. Les entrées R_barre.gif (RESET) et S_barre.gif (SET) sont actives au niveau L.

Etats_d_une_bascule_R_S_complementation_a_portes_NAND.gif

d)  Chronogramme d'une bascule R_barre_et_S_barre.gif à portes NAND (figure 46).

On suppose au départ que la bascule est RESET, R_barre.gif et S_barre.gif sont à 1.

Chronogramme_d_une_bascule_R_S_complementation_a_portes_NAND.gif

Ce chronogramme peut être analysé ainsi :

à l'instant  t1  :   S_barre.gif passe à 0 ce qui a pour effet de rendre la bascule SET, Q passe à 1.

à l'instant  t2  :   S_barre.gif repasse à 1, ce qui n'a pas d'influence. La bascule reste SET ce qui veut dire qu'elle mémorise l'action antérieure de S_barre.gif.

à l'instant  t3  :   R_barre.gif passe à 0 ce qui a pour effet de rendre RESET la bascule, Q passe à 0 et Q_barre_etoile.gif passe à 1.

à l'instant  t4  :   R_barre.gif repasse à 1 ce qui n'a pas d'effet, la bascule reste RESET ce qui veut dire qu'elle mémorise l'action antérieure de R_barre.gif.

à l'instant  t5  :    S_barre.gif passe à 0 la bascule devient SET, Q passe à 1 et Q_barre_etoile.gif passe à 0.

à l'instant  t6  :    S_barre.gif passe à 1 la bascule reste SET.

à l'instant  t7  :    S_barre.gif passe à 0 la bascule étant déjà SET, elle reste SET.

à l'instant  t8  :    R_barre.gif passe à 0, Q_barre_etoile.gif passe à 1 mais Q reste à 1 car S_barre.gif est toujours à 0.

à l'instant  t9  :    S_barre.gif passe à 1, Q passe à 0, la bascule est de nouveau RESET car R_barre.gif est resté à 0.

à l'instant  t10 :   R_barre.gif passe à 1, la bascule reste SET ce qui veut dire que l'action antérieure de R_barre.gif est mémorisée.

HAUT DE PAGE 3. 3. - BASCULES DÉRIVÉES DES BASCULES COUPLÉES CROISÉES

3. 3. 1. BASCULE R.S.C.

a)  Description

Il s'agit d'une bascule à portes NAND dont les entrées sont commandées par deux autres portes NAND comme le montre la figure 47. L'entrée de commande «C» commune aux deux nouvelles portes NAND permet de valider les deux entrées R et S. Celles-ci sont appelées R et S car ces entrées sont actives à l'état 1.

Schema_de_la_bascule_RSC.gif

Lorsque C est à l'état 1, les entrées S et R sont validées et la bascule R.S.C devient une bascule R-S classique.

Lorsque C passe à l'état 0, les entrées S_barre.gif1 et R_barre.gif1 passent à l'état 1 quel que soit l'état des entrées S et R. Ainsi, la bascule R_barre_et_S_barre.gif passe à l'état repos. C'est la position mémoire, c'est-à-dire que les sorties Q et Q_barre_etoile.gif restent dans l'état où elles se trouvaient avant le passage de l'entrée C à l'état 0.

Si les sorties Q et Q_barre_etoile.gif étaient toutes les deux à l'état 1, (S_barre.gif1 = R_barre.gif1 = 0), la bascule R.S.C. se porte à l'état 1 (Q = 1 et Q_barre_etoile.gif = 0) ou à l'état 0 (Q = 0 et Q_barre_etoile.gif = 1) selon l'entrée S_barre.gif1 ou R_barre.gif1 qui est restée la dernière à l'état 0.

b)  Chronogramme d'une bascule R.S.C. (figure 48).

Chronogramme_de_la_bascule_RSC.gif

à l'instant  t0   :  la bascule est RESET  (Q = 0,  Q_barre_etoile.gif = 1)

à l'instant  t1   :  l'entrée SET passe à 1 mais comme l'entrée de commande C n'est pas à 1, la bascule R.S.C. est en position mémoire (c'est-à-dire qu'aucun changement d'état des sorties ne se produit). 

à l'instant  t2   :  S passe à 0, il n'y a pas de changement des états de Q et de Q_barre_etoile.gif

à l'instant  t3   :  R passe à 1 mais C n'est pas à 1, donc aucun changement d'état des sorties n'a lieu.

à l'instant  t4   :  R passe à 0, il n'y a pas de changement des états de Q et de Q_barre_etoile.gif.

à l'instant  t5   :  S passe à 1 alors que C est à 1, la bascule devient donc SET, Q passe à 1, Q_barre_etoile.gif passe à 0.

à l'instant  t6   :  S passe à 0, l'état antérieur de la bascule est mémorisé c'est-à-dire qu'elle reste SET (Q = 1, Q_barre_etoile.gif = 0).

à l'instant  t7  :   R passe à 1 alors que C est de nouveau à 1, la bascule devient RESET (Q passe à 0 et Q_barre_etoile.gif passe à 1).

à l'instant  t8  :   R passe à 0, l'état antérieur de la bascule est mémorisé c'est-à-dire qu'elle reste RESET (Q passe à 0, Q_barre_etoile.gif passe à 1).

à l'instant  t9  :   S passe à 1 alors que C est toujours à 1, la bascule devient SET (Q passe à 1, Q_barre_etoile.gif passe à 0).

à l'instant  t10 :  S passe à 0, il n'y a pas de changement des états de Q et de Q_barre_etoile.gif.

c)  Table de vérité

La table de vérité de la figure 49 résume le fonctionnement d'une bascule R.S.C.

Table_de_verite_de_la_bascule_RSC.gif

On constate qu'à chaque fois que C = 0, la bascule est en position mémoire alors que pour C = 1, la bascule R.S.C. se comporte exactement comme une bascule R-S classique.

HAUT DE PAGE 3. 4. - BASCULE DE TYPE «D» OU «LATCH» (VERROU EN ANGLAIS)

a)  Description

Les bascules R-S, R_barre_et_S_barre.gif et R.S.C examinées précédemment possédaient deux entrées pour positionner la bascule à un état déterminé.

L'une R ou R_barre.gif permettait de mettre la bascule à 0 (position RESET), l'autre S ou S_barre.gif permettait de mettre la bascule à 1 (position SET).

La bascule de type D ou latch est dérivée de la bascule R.S.C. Elle possède, quant à elle, une seule entrée «D» pour positionner les sorties. En effet, on place un inverseur entre l'entrée S et l'entrée R de la bascule R.S.C.

L'entrée S devient l'entrée D de la bascule de type D dont le schéma est représenté figure 50.

Bascule_de_type_D_ou_latch.gif

La sortie Q_barre_etoile.gif devient Q_barre.gif. En effet, dans cette bascule, les sorties Q et Q_barre.gif sont toujours complémentaires.

Lorsque C = 1 et D = 1, alors S_barre.gif1 = 0 et R_barre.gif1 = 1. La bascule D se trouve donc à l'état 1, (Q = 1 et Q_barre.gif = 0).

Lorsque C = 1 et D = 0, alors S_barre.gif1 = 1 et R_barre.gif1 = 0. La bascule D se trouve donc à l'état 0, (Q = 0 et Q_barre.gif = 1).

Lorsque C passe à l'état 0, la bascule reste dans l'état où elle se trouvait avant que l'entrée C ne passe à 0, c'est-à-dire qu'elle est SET ou RESET. C'est la position mémoire, l'entrée D n'a désormais plus d'action sur les sorties Q et Q_barre.gif.

En résumé, lorsque C = 1, la sortie Q se trouve au même état logique que l'entrée D. On dit que la sortie Q recopie, reproduit (ou suit) l'entrée D (Q = D).

Lorsque C passe à l'état 0, il y a mémorisation en sortie Q du dernier état logique présent à la sortie Q donc présent à l'entrée D.

b)  Chronogramme d'une bascule D (figure 51).

Chronogramme_d_une_bascule_D.gif

à l'instant  t1  :  l'entrée de données D passe à 1 mais cette entrée n'est pas prise en compte, en effet, elle n'est pas validée par C (les sorties Q et Q_barre.gif ne changent pas d'état.

à l'instant  t2  :  l'entrée de données D revient à 0 mais il n'y a toujours pas d'effet sur les sorties car C = 0.

à l'instant  t3  :  l'entrée C passe à 1 mais comme D est à 0, la bascule demeure en position RESET (Q = 0 et Q_barre.gif = 1).  

à l'instant  t4  :  D passe à 1, ce changement d'état se produisant lorsque C = 1 est recopie sur les sorties de la bascule de telle sorte que celle-ci devient SET (Q = 1 Q_barre.gif = 0) pendant le temps où D est maintenu à 1.

à l'instant  t5  :  D revient à 0, ce changement de niveau, intervenant lorsque C = 1, est recopie sur les sorties de la bascule de telle sorte qu'elle redevient RESET (Q = 0 et Q_barre.gif = 1).

à l'instant  t6  :  D passe à 1, la bascule redevient SET (Q = 1 et Q_barre.gif = 0) car C = 1

à l'instant  t7  :  C passe à 0, la bascule passe en position mémoire

à l'instant  t8  :  D passe à 0 mais ce changement d'état de l'entrée D n'est pas pris en compte par la bascule car C = 0.

à l'instant  t9  :  C passe à 1 et comme D est à 0, la sortie Q passe également à 0 : la bascule devient RESET (Q = 0 et Q_barre.gif = 1).

c)  Table de vérité

La table de vérité résumant le fonctionnement tel qu'il apparaît à l'examen du chronogramme est représentée figure 52.

Table_de_verite_de_la_bascule_de_type_D.gif

Nous pouvons déduire de cette table de vérité qu'à chaque fois que C = 0, la bascule mémorise l'état antérieur des sorties.

Dans le cas où C = 1, la sortie Q recopie l'entrée D : la bascule est SET pour D = 1 et RESET pour D = 0.

Avec la bascule de type D ou latch, s'achève l'examen des circuits asynchrones. Dans la théorie 5, vous verrez les circuits synchrones et comprendrez mieux la différence entre ces deux familles de circuits séquentiels.


  Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.   Haut de page
  Page précédente   Page suivante




    






Envoyez un courrier électronique à Administrateur Web Société pour toute question ou remarque concernant ce site Web. 

Version du site : 10. 4. 12 - Site optimisation 1280 x 1024 pixels - Faculté de Nanterre - Dernière modification : 02 Septembre 2016.   

Ce site Web a été Créé le, 14 Mars 1999 et ayant Rénové, en Septembre 2016.